電子科學與技術開題報告範文

才智咖 人氣:2.15W

開題報告是寫畢業論文的第一個任務,其作用是闡述論文選題依據以及講述初步構思的實驗思路,下面是小編蒐集整理的電子科學與技術開題報告範文,歡迎閱讀檢視。

電子科學與技術開題報告範文

 題 目:AES(高階資料加密標準) 加解密電路的設計

一. 課題的來源、目的、意義。國內外基本研究情況。

1.1課題的來源、目的、意義。

AES簡介:

1977年1月資料加密標準DES(Data Encryption Standard)正式向社會公佈,它是世界上第一個公認的實用分組密碼演算法標準。但DES在經過20年的實踐應用後,現在已被認為是不可靠的。1997年1月2日美國國家標準和技術研究所(NIST)

釋出了高階加密標準(AES-FIPS)的研發計劃,並於同年9月12日正式釋出了徵集候選演算法公告"', NIST希望確定一種保護敏感資訊的公開、免費並且全球通用的演算法作為AES,以代替DES。在徵集公告中,NIST對演算法的基本要求是:演算法必須是私鑰體制的分組密碼,支援128位分組長度和129, 192, 256bits金鑰長度。經過三輪遴選,Rijndael最終勝出。2001年11月26日聯邦資訊處理標準出版社釋出了正式的AES標準即FIPS PUBS 197,其中制定的標準生效時間為2002年5月26日。Rijndael 演算法是一種可變分組長度和金鑰長度的迭代型分組密碼,它的分組長度和金鑰長度均可獨立地指定為128bits, 192bits, 256bits,它以其安全性和多方面的優良效能,成為AES的最佳選擇。Rijndael演算法能抵抗現在的所有己知密碼攻擊,它在廣泛的計算環境中的硬體和軟體實現效能都表現得非常優秀,它的金鑰建立時間極短且靈活性強,它極低的記憶體要求使其非常適合在儲存器受限的環境中使用,並且表現出很好的效能。

課題來源:

本課題來源於國家863高技術研究發展計劃“低成本,低功耗,高安全性無線感測器網路節點晶片設計”(2006AA01Z226)

湖北省自然科學基金資助專案“微感測器系統SOC整合技術研究”(2006ABA080)

華中科技大學校基金重點資助專案“資訊保安片上系統(SOC)的防護機制研究”(2006Z011B);

課題目的:

隨著計算機應用範圍的不斷擴大,特別是在Internet高速發展的今天,如何保障計算機使用者通過網路所傳遞的資料的私密性,如何保障涉密資訊能夠安全的利用計算機來進行處理等計算機和網路應用中資訊保安的問題日益引起人們的關注。隨著Internet的不斷髮展,基於Internet的應用的領域和深度與日俱增,電子商務,電子政務等與人們日常生活和工作息息相關的Internet應用也正越來越為人們所接受。當人們在享受這些應用帶來的高效和便捷的同時,也時刻面臨著各式各樣的資訊保安問題,而這些問題也正成為當前影響Internet應用繼續發展的瓶頸。利用資料加密演算法,尤其是新的高階資料加密標準AES,對資料進行加密來保障資訊傳輸與儲存的安全性已經被證明是行之有效的。因而,研究資料加密演算法的實現與加解密電路的設計對於解決Internet應用中的各項安全問題就有著很重要的作用。

本課題的目的旨在通過仔細研究和分析高階加密標準AES,在此基礎上對AES演算法的ASIC結構進行優化,設計出密碼晶片。同時在設計中學習大規模積體電路的設計方法和設計流程,一些模擬,綜合軟體的應用,VHDL語言的編寫,為以後的工作和進一步學習打下堅實的基礎。

課題意義:

隨著Internet的快速發展,基於Internet的各種應用也日益增長。但是,由於Internet是一個極度開放的環境,任何人都可以在任何時間、任何地點接入Internet獲取所需的資訊,這也使得在Internet上資訊傳輸及儲存的安全問題成為影響Internet應用發展的重要因素。資訊保安技術也就成為了人們研究Internet應用的新熱點。資訊保安的研究包括密碼理論與技術、安全協議與技術、安全體系結構理論、資訊對抗理論與技術、網路安全與安全產品等領域,其中密碼演算法的理論與實現研究是資訊保安研究的`基礎。而確保資料加密演算法實現的可靠性和安全性對於演算法理論應用到各種安全產品中起到了至關重要的作用。AES產品取代DES產品己是必然.對AES的實現和應用進行探討和研究就具有較大的理論和現實意義。

1.2 國內外基本研究情況

目前AES演算法的理論研究主要集中在設計原理、安全效能分析和統計效能分析上。

對於設計原理,主要研究演算法設計遵循的原則和整體結構。AES演算法所遵循的是安全性和實現性原則,在整體結構上採用的是SP網路結構。對於安全效能,主要研究AES演算法抵抗現有已知密碼攻擊的能力。當前主要攻擊手段有:強力攻擊、差分密碼分析,線性密碼分析,Square攻擊和插值攻擊等。目前密碼分析又有了新的進展,積分分析、功耗分析和代數攻擊成為新的研究方向。對於統計效能,主要研究演算法隨機化資料的能力,目前國內外研究都比較少。

AES 密碼演算法通常用軟體或硬體實現。軟體實現易受使用條件限制,而且易受到破壞,影響資料傳輸質量。硬體實現是用專用晶片實現密碼演算法,通過晶片對資料進行加密。密碼專用晶片是實現資訊保安與保密的基礎核心產品,具有高保密性,高加密速率,高可靠性,體積小,重量輕,易於實現複雜功能,易於嵌入,總體成本低等優點,因此AES 密碼晶片在無線通訊和Internet 應用有著廣闊的市場前景。

自從AES 公佈以來,全世界各地提出了許多AES 核心演算法的實現方法,但它們大多基於軟體的實現。軟體PC實現主要是用高階語言實現演算法,並測試不同工作模式下的效能,商用的軟體加密產品還未見到。對於硬體實現,國外一些機構和大學推出了供測試的AES核(core),如美國GMU,NSA, Helion技術有限公司等大學和機構。他們提供的AES核大都支援NIST所要求的三種金鑰長度,具有較快的加、解密速度。

二. 預計達到的目標、關鍵理論和技術、技術指標、完成課題的方案和主要措施。

2.1預期達到的目標

設計一個AES加解密電路,並進行模擬除錯,使其功能驗證正確,並優化電路效能;

1.熟悉IC設計的流程以及模擬工具的使用;

2.對設計的加密電路進行模擬,功能驗證;

3.能夠從面積、速度等方面優化電路設計;

2.2關鍵理論和技術

由於AES 分組密碼演算法的加密和解密是不對稱的,所以在硬體的設計過程中,儘量複用運算功能相同的單元,減小了晶片的面積;關掉處於空閒狀態模組的時鐘,降低了功耗;提前計算輪金鑰並採用流水線結構,既降低了控制模組的複雜性又提高了晶片的吞吐量。

具體包括:

1. 在位元組替換模組實現中,提出了一種模組複用技術,該技術使用同一模組實現加密和解密過程中不同的S-BOX 非線性求逆運算,從而節約了大量的硬體資源;

2. 在常規輪變換中,提出了一種金鑰加法和列混合變換整合化的硬體結構設計,通過一定的條件選擇,使得同一個模組可以實現加密和解密中的線性,變換既消除了加解密硬體結構的不同又節約了大量的硬體資源;

3. 採用流水線結構,固定的金鑰長度,減少了控制模組的複雜性,使加解密速度相同提高了晶片加解密資料的吞吐速率;

4. 採用門控時鐘技術以降低晶片的功耗。金鑰生成時關掉處於空閒狀態的加解密核的時鐘,加解密時關掉處於空閒狀態金鑰生成模組的時鐘,降低了晶片的功耗。

2.3技術指標

要使最後設計的加密電路面積儘量小,速度儘量快,另外,也要滿足高吞吐量的要求。

2.4完成課題的方案和主要措施

本課題中要實現基於AES的硬體結構的設計與模擬,預備以以下方案步驟實施:

1. S 盒子的設計與模擬

2. 列混合變換和金鑰加法的組合模快的設計與模擬

3. 輪金鑰的產生模組的設計與模擬

4. 對整體AES 晶片的邏輯綜合物理設計模擬與分析

主要措施:

1.對於 SubBytes()和InvSubBytes()的設計,複用加解密中不同的兩個S-BOX 的求逆模組,以實現加解密時的位元組替換功能。在輪結構中整合四塊位元組替換模組,實現一個字的替換。

2.對於AddRoundkey 和Inv MixColumns 的設計,在常規輪中把加解密時的金鑰加與列混合變換整合在同一模組,通過加解密訊號的選擇實現了加解密的功能,這樣就可以消除加解密硬體結構的差異,同時也簡化了解密時輪金鑰處理的複雜性。

3.採用流水線結構,資料加解密是本設計的主要模組,為了提高其資料吞吐速率,採用流水線結構,可以大大的提高晶片的吞吐量。

4.採用門控時鐘技術,金鑰生成與加解密操作分時進行,降低晶片的功耗,增加了穩定性。

三. 課題研究進展計劃

3月5日 ——3月17日:查詢資料;

3月18日——3月31日:翻譯英文文獻;

4月1日 ——5月19日:畢業設計主要工作;

5月20日——6月8日 :撰寫論文;

6月13日:答辯。

四.參考文獻

[1]Daemen J,Rijmen V.谷大武,徐勝波譯.高階加密標準(AES)演算法―Rijndael的設計[M].北京:清華大學出版社,2003.

[2]任豔穎,王彬編著設計基礎.西安:西安電子科技大學出版社,2003.

[3]WolkerstorferJ.,Oswald E.,Lamberger M.:An ASIC Implementation of the AES S-boxes[C]// C Boyd CRYPT 2001. Heidelberg Berlin: Springer-Verlag,2001:239-254.

[4]P Chodowiec,K Compact FPGA Implementation of the AES Algorithm [C]//C D Walter et al. tographic Hardware and Embedded Systems (CHES 2003)in Heidelberg: Springer-Verlag, 2003:319–333.