硬體工程師筆試題目

才智咖 人氣:1.46W

筆試題一:

硬體工程師筆試題目

1)三極體的三個工作區域及條件(放大區、截止區、飽和區)

2)PCB的3W原則和20H原則(3W是相鄰走線的中心間距大於3倍標準線寬,H指的是電源層與底層之間的介質的厚度,把電源層的邊緣向內所20H以上)

3)PCB相鄰層走線的方向(儘量相互垂直)

4)第三代行動通訊技術3G的制式有哪幾種?(移動TD-SDCMA、聯通WCMDA、電信CDMA2000)

5)SDRAM和FLASH的區別?程式載入在哪裡執行?為什麼?(SDRAM——靜態同步RAM,FLASH——快閃記憶體。程式載入在SDRAM裡,因為其讀寫速度快於FLASH)

6)摩爾狀態機和米勒狀態的區別?(Moore:輸出只與狀態有關,與輸入無關;Melay:輸出與狀態和輸入都有關)

7)“線與”問題。(“線與”就是將邏輯閘的輸出直接並聯以實現邏輯與的功能。前提條件:邏輯閘必須為OC/OD門)

8)鎖相環的結構組成?

9)同步電路和非同步電路的時鐘問題?

10)射頻電路中,射頻功率dbw的計算。(0dbw+0dbw = ?)

11)短路傳輸線的特徵阻抗計算公式?

12)射頻測量的注意事項?影響天線發射效率的主要因素是啥?

13)If語句和switch語句的應用與區別

14)PCM編碼的取樣頻率是多少?

15)基於理想運算放大器的反相比例放大電路的'計算。

16)CMOS積體電路和TTL積體電路相關

17)51微控制器的MOVX指令定址空間?51微控制器復位後,各暫存器SP、PSW等的值

18)元器件的熱效能引數

19)非同步通訊方式?握手、非同步FIFO、雙口RAM

20)高頻電路中,史密斯圓圖的原點代表的阻抗是多少?加電容和電感,史密斯圓圖點旋轉方向?

21)TTL電平和CMOS電平的介面問題

22)直流發電機知識

23)空調的組成知識

24)CMOS積體電路輸入腳懸空問題

25)音訊功放電路的輸出端的濾波電容的大小估算?(低通濾波電容)

26)提高電路的工作頻率方法?(流水線技術?綜合時時序約束條件?最先到達的訊號接近訊號接收暫存器?)

筆試題二:

1)假設LED的導通電流為5mA,計算限流電阻的大小。(此題主要考察LED的正向導通壓降、歐姆定律。LED導通電壓降一般為1.5V到2.5V,因顏色不同而不同)

2)JTAG的各訊號線是什麼意義?(JTAG為聯合測試行動小組的英文簡稱,主要訊號線為:TDI——測試資料輸入,TDO——測試資料輸出,TCK——測試時鐘,TMS——測試模式選擇,TRST——測試復位)

3)IIC匯流排協議。為什麼匯流排需要上拉電阻?(SDA——序列資料線,SCL——序列時鐘線。為了避免匯流排訊號的混亂,要求各裝置連線到匯流排輸出端時,為OD或者OC輸出。上拉電阻作用為保持匯流排有正常的高電平輸出)

4)AD電路中,為什麼採用磁珠濾波,而不是用電感?

5)按鍵的中斷是電平觸發還是邊沿觸發?兩者有什麼區別?(電平出發,如果中斷處理時間短於電平的時間,則會發生多次觸發中斷)

6)按鍵消抖。(軟體延時消抖,硬體雙穩態RS觸發器消抖,最經濟的硬體消抖方式——RC電路濾波)

7)驅動蜂鳴器的三極體工作在哪個區?如果拿來作為反相器呢?(放大區,做反相器時工作在飽和區和截止區)

8)PCB的兩條平行走線過長,會有什麼後果?

9)四層PCB的層訊號分佈怎樣的?為什麼這樣就EMC效能好?(訊號層、地層、電源層、訊號層)