揚智vlsi筆試部分題目
第一部分：每題10分
設計前端到後端的流程和eda工具
2.按圖進行時序分析(圖略)
3.簡述latch和filp-flop的異同
4.寄生效應在ic設計中怎樣加以克服和利用(這是我的理解，原題好像是說，ic設計過
程中將寄生效應的怎樣反饋影響設計師的設計方案)
5.同步非同步傳輸的差異，(還給了一堆英語關鍵詞，利用關鍵詞解釋就可以了)
6.用filp-flop和logic-gate設計一個1位加法器，輸入carryin和current-stage，輸出
carryout和next-stage
第二部分：共40分
設計一個自動飲料售賣機，飲料10分錢，硬幣有5分和10分兩種，並考慮找零，
1.畫出fsm(有限狀態機)
2.用verilog程式設計，語法要符合fpga設計的要求
3.設計工程中可使用的工具及設計大致過程