最新炬力筆試題目分享：
一.選擇題
PAD 的設計，一般不常考慮的因素
特性
B.驅動能力
C.施密特觸發器
D.襯偏效應
2.降低NMOS的開啟電壓VT的方法，哪種無效?
A.減少襯底的P型摻雜濃度
B.減少氧化層厚度
C.增加源漏極的N型摻雜濃度
D.減少溝道長度
3.邏輯電路低功耗設計中，無效的.方法
A.採用慢速設計
B.減少訊號翻轉
C.減少IC面積
D.採用較慢速的時鐘。
二.問答題
1.寫出序列探測器11000的RTL程式碼。
2.分析一個CMOS電路的邏輯功能(同或門)。
3.分析一個CMOS電路的邏輯功能(三態門)。
4.畫出全加器的CMOS電路，說明延時的估算方法。
5.A,B為兩個時鐘，頻率差最小為1/8。如果A的頻率高，C="0";否則C="1";程式設計實現。
6.一個圓盤，一半黑，一半白。有兩個探測器，用1表示白，0表示黑。設計一個電路，可以探測出圓盤是順時針轉動還是逆時針轉動。
7.程式設計實現FIR濾波器，係數為C0,C1,C2,C3,C2,C1,C0。輸入DI，輸出DO。係數和DI均為8位元。