摘要:針對目前市場上對電子產品的可靠性要求越來越高的趨勢，提出了採用優秀的電路板佈局和良好的軟體設計來提高通訊介面可靠性的方法.首先介紹了提高序列通訊系統可靠性的通用系統設計規則;然後重點介紹了通用序列通訊介面的問題和各自的解決方案;最後給出了使用DSP來實現高可靠性序列通訊的方案.
關鍵詞:序列通訊;噪聲;傳輸線
0引言
由於產品技術效能和結構要求等方面的提高，使得其可靠性問題愈顯突出.如果沒有可靠性保證，高效能指標是沒有任何意義的.國外的電氣公司與各種國際機構(如lEE、IEEE等)對可靠性都很重視.而國內的電子廠商對可靠性的重視則不夠，導致大量產品出現返修，在客戶現場頻頻報錯，MTBF<1年，使企業的服務成本居高不下，佔企業銷售額的10%，甚至達到20%.提高產品的可靠性，除了在物料採購和生產維護現場採取措施外，正確合理的設計方法是最重要的.
據統計，降低序列通訊介面可靠性的主要原因是電路板佈局.序列通訊介面主要是邊沿觸發的狀態機，也就是說，每當在時鐘線上出現1個有效的邊沿時，狀態機就被觸發.當在序列介面達到有效電壓時，則認為有效沿產生.對於5 V電源來說，2.5 V為有效電壓;
對於3.3 V電源來說，1.3 V為有效電壓.如果序列時鐘設定為上升沿觸發(在控制暫存器中設定)，當序列時鐘上的電壓由低於有效電壓上升到高於有效電壓時，有效的觸發邊沿產生.如果序列時鐘設定為下降沿觸發，當序列時鐘上的電壓由高於有效電壓下降到低於有效電壓時，有效的觸發邊沿產生.
1序列通訊故障型別
1.1序列時鐘上的噪聲有許多的設計問題會導致序列時鐘上的噪聲.該噪聲會在1個時鐘週期內多次越過時鐘上的有效電壓，有時具有大的訊號反射，引起序列時鐘在每個時鐘週期內多次越過有效電壓.這樣序列通訊上的`狀態機就會在1個時鐘週期內2次取樣序列資料線，導致取樣資料錯誤.如果進行了合適的補償，在每個時鐘週期內進行1次資料取樣，則資料正常.下面介紹2種主要的補償措施.
1)解耦VCC和GND管腳.在每個VCC和GND管腳之間放置一0.1 UF電容，這會使序列介面電源免受電源線上干擾的影響和GND上大的干擾會使處理器程式跳轉到不確定的狀態，導致處理器宕機.
這些電容離VCC和GND管腳越近越好.圖1是一種良好的佈局，解耦電容離管腳近.
圖1良好的佈局
2)硬體結構(PCB和佈線).
當序列通訊線過長時需要採取一些反射補償措施.
1.2序列資料錯誤
1)收發資料錯誤.首先要確定序列通訊器件工作正常.如果是收到錯誤資料，則有可能是與之通訊的裝置傳送的資料是錯誤的.如果這樣，要確認一下產生的訊號為無干擾訊號，並且達到了時序要求.序列通訊結構如圖2所示.
2)資料移位錯誤.當序列介面2接收到序列介面1傳送資料的移位版本時，通常是因為訊號的同步問題，即傳送了未同步的資料或是因為序列時鐘上的噪聲.從序列介面1傳送到序列介面2的8位資料移位的例項如表1所示.
表1資料移位
3)序列介面沒有反應.當序列介面沒有使能時，介面訊號線為三態中的高阻態.
4)串列埠上無效的電平.當2臺裝置都想驅動該序列介面時，就會出現無效電平的情況.當1臺裝置設定埠為高電平而另外1臺裝置設定埠為低電平時，埠上的電壓將會是VCC和GND之間一不確定的值.同時這樣也會損害某一裝置.
5)埠線上的噪聲.
2故障解決辦法
DSP的序列介面對系統外的噪聲非常敏感.噪聲包括訊號線上的反射噪聲、長傳輸線的訊號質量下降和訊號干擾.任何通訊介面上的超過3～4英寸的傳輸線在高頻情況下都被看做傳輸線，必須採取措施降低噪聲，否則將導致介面傳送或接收到錯誤的資料.因此，對於故障的解決，除了良好的電路板佈局和設計規則外，應在訊號傳輸線上增加一串聯電阻，並儘量靠近訊號的發生端.電阻典型值為20～100Ω，具體值由訊號線的長度和訊號線的特性阻抗決定.
如果訊號線上總的電氣延時大於6倍的訊號源上升或下降時間，則該訊號需要重新設計.訊號線網路的延時粗略計算為0.180 ns/inch和2 pf/inch.
例1某一訊號源驅動6個負載，每個負載8pF，負載為星型連線，最長的傳輸路徑為15英寸.驅動器的輸出阻抗為10Ω，訊號源的上升和下降時間最大為2 ns.
總的訊號延時為
0.180×15=2.7 ns總的RC負載延時為(8 pF×6+15×2 pF)×10Ω=0.780 ns訊號延時與上升時間的比值為3.48 ns/2 ns=1.74.比值小於6，訊號正常.
例2某一訊號源驅動6個負載，每個負載8 pF，負載為星型連線，最長的傳輸路徑為30英寸.驅動器的輸出阻抗為15Ω，訊號源的上升和下降時間最大為1 ns.
則總的訊號延時為
0.180×30=5.4 ns的RC負載延時為(8 pF×6+30×2 pF)×15Ω=1.62 ns訊號延時與上升時間的比值為(5.4+1.62)ns/1 ns=7.02.比值大於6，訊號會引起反射問題，必須重新設計.
對於串聯電阻，電阻值應該是PWB特性阻抗減去驅動器的輸出阻抗.比如PWB為50Ω，驅動器為10Ω，則靠近驅動器的串聯電阻應該是40Ω.
3實現方案
採用TI公司的DSP TMS320LF2407A來實現序列介面的通訊.該DSP包含一高速同步序列IO口，允許長度可程式的序列位流，以可程式的位傳輸速度移入或移出器件.
採用有延時的上升沿時鐘方案，序列介面在上升沿之前的半個週期傳送資料，在訊號上升沿接收資料，工作於從動模式(通過控制暫存器配置).資料從SO-MI引腳移出並且由SIMO引腳輸入;CLK作為序列移位時鐘的輸入.當主控制器的CLK訊號為合適的邊沿時，寫入到傳送暫存器的資料將被傳送到網路.為了接收資料，序列介面需等待主控制器送出的CLK訊號，然後將SIMO引腳上的資料移入到接收暫存器.如果從控制器也傳送資料，則必須在CLK訊號開始之前把資料寫到傳送暫存器中.以下是序列通訊介面的初始化程式碼:MCRB=MCRB|SET2|SET3|SET4|SET5;//SPI功能IO4結束語序列通訊是目前非常通用的通訊方式，它佔用較少的IO口線，成本低.介紹了序列通訊常見的一些降低可靠性的設計方法和改進措施.採用所介紹的增加可靠性的措施並且使用了所給出的程式碼來實現序列通訊方案，系統可靠，能使產品的可靠性引數提高到MT-BF=3年.
參考文獻
[1]王念旭基礎與應用系統設計[M].北京:北京航空航天大學出版社，2001.
[2]劉和平320LF40X DSP結構原理及應用[M].北京:北京航空航天大學出版社，2006.
[3]張雄偉晶片的原理與應用[M].北京:電力工業出版社，1997.