1、同步電路和非同步電路的區別是什麼?
同步電路：儲存電路中所有觸發器的時鐘輸入端都接同一個時鐘脈衝源，因而所有觸發器的狀態的變化都與所加的時鐘脈衝訊號同步。
非同步電路：電路沒有統一的時鐘，有些觸發器的時鐘輸入端與時鐘脈衝源相連，這有這些觸發器的狀態變化與時鐘脈衝同步，而其他的觸發器的狀態變化不與時鐘脈衝同步。
2、什麼是"線與"邏輯，要實現它，在硬體特性上有什麼具體要求?
將兩個閘電路的輸出端並聯以實現與邏輯的功能成為線與。
在硬體上，要用OC門來實現，同時在輸出埠加一個上拉電阻。
由於不用OC門可能使灌電流過大，而燒壞邏輯閘。
3、解釋setup和hold time violation，畫圖說明，並說明解決辦法。(威盛VIA2003.11.06上海筆試試題)
Setup/hold time是測試晶片對輸入訊號和時鐘訊號之間的時間要求。建立時間是指觸發器的時鐘訊號上升沿到來以前，資料穩定不變的時間。輸入訊號應提前時鐘上升沿(如上升沿有效)T時間到達晶片，這個T就是建立時間-Setup time.如不滿足setup time,這個資料就不能被這一時鐘打入觸發器，只有在下一個時鐘上升沿，資料才能被打入觸發器。
保持時間是指觸發器的時鐘訊號上升沿到來以後，資料穩定不變的時間。如果hold time不夠，資料同樣不能被打入觸發器。
建立時間(Setup Time)和保持時間(Hold time)。建立時間是指在時鐘邊沿前，資料訊號需要保持不變的時間。保持時間是指時鐘跳變邊沿後資料訊號需要保持不變的時間。如果資料訊號在時鐘沿觸發前後持續的時間均超過建立和保持時間，那麼超過量就分別被稱為建立時間裕量和保持時間裕量。
4、什麼是競爭與冒險現象?怎樣判斷?如何消除?(漢王筆試)
在組合邏輯中，由於門的輸入訊號通路中經過了不同的延時，導致到達該門的時間不一致叫競爭。
產生毛刺叫冒險。如果布林式中有相反的訊號則可能產生競爭和冒險現象。
解決方法：一是添加布爾式的消去項，二是在晶片外部加電容。
5、名詞：SRAM、SSRAM、SDRAM
SRAM：靜態RAM
DRAM：動態RAM
SSRAM：SyncHRonous Static Random Access Memory同步靜態隨機訪問儲存器。它的一種型別的SRAM。SSRAM的所有訪問都在時鐘的上升/下降沿啟動。地址、資料輸入和其它控制訊號均於時鍾訊號相關。這一點與非同步SRAM不同，非同步SRAM的訪問獨立於時鐘，資料輸入和輸出都由地址的變化控制。
SDRAM：Synchronous DRAM同步動態隨機儲存器
6、FPGA和ASIC的概念，他們的區別。(未知)
答案：FPGA是可程式ASIC。
ASIC:專用積體電路，它是面向專門用途的電路，專門為一個使用者設計和製造的。根據一個使用者的特定要求，能以低研製成本，短、交貨週期供貨的全定製，半定製積體電路。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設計開發週期短、設計製造成本低、開發工具先進、標準產品無需測試、質量穩定以及可實時線上檢驗等優點。
7、什麼叫做OTP片、掩膜片，兩者的.區別何在?
OTP means one time program，一次性程式設計
MTP means multi time program，多次性程式設計
OTP(One Time Program)是MCU的一種儲存器型別
MCU按其儲存器型別可分為MASK(掩模)ROM、OTP(一次性可程式)ROM、FLASHROM等型別。
MASKROM的MCU價格便宜，但程式在出廠時已經固化，適合程式固定不變的應用場合;
FALSHROM的MCU程式可以反覆擦寫，靈活性很強，但價格較高，適合對價格不敏感的應用場合或做開發用途;
OTP ROM的MCU價格介於前兩者之間，同時又擁有一次性可程式能力，適合既要求一定靈活性，又要求低成本的應用場合，尤其是功能不斷翻新、需要迅速量產的電子產品。
8、微控制器上電後沒有運轉，首先要檢查什麼?
首先應該確認電源電壓是否正常。用電壓表測量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的5V。
接下來就是檢查復位引腳電壓是否正常。分別測量按下復位按鈕和放開復位按鈕的電壓值，看是否正確。
然後再檢查晶振是否起振了，一般用示波器來看晶振引腳的波形，注意應該使用示波器探頭的“X10”檔。另一個辦法是測量復位狀態下的IO口電平，按住復位鍵不放，然後測量IO口(沒接外部上拉的P0口除外)的電壓，看是否是高電平，如果不是高電平，則多半是因為晶振沒有起振。