飛利浦招聘試題

1．用邏輯閘和cmos電路實現ab+cd。
　　2．用一個二選一mux和一個inv實現異或。
　　3．給了reg的setup和hold時間，求中間組合邏輯的y範圍。
　　4．如何解決亞穩態。
　　5．用Verilog/VHDL寫一個fifo控制器。
　　6．用Verilog/VDDL檢測stream中的特定字串